BEST AVAILABLE COPY

⑩日本国特許庁(JP)

⑩特許出願公開

[®] 公 開 特 許 公 報 (A) 平3-242898

®Int. Cl. 5

識別配号

庁内整理番号

❸公開 平成3年(1991)10月29日

G 11 C 11/419 H 01 L 27/10

481

8624-5F

8526-5L G

G 11 C 11/34

3 1 1

審査請求 未請求 請求項の数 1 (全7頁)

❸発明の名称

センス増幅回路

②特 頤 平2-40082

②出 顧 平2(1990)2月21日

⑩発明者 堀田

寒 松

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

内

⑩出 願 人 シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

四代 理 人 弁理士 青山 葆 外1名

明相書

1、発明の名称

センス増幅回路、

2. 特許請求の範囲

(1)トランジスタからなるメモリセルの論理状態が"1"または"0"のいずれであるかを上記トランジスタにつながるデータ線を介して検出するセンス増幅回路であって、

上記メモリセルの"1"状態と同一特性を有するトランジスタからなる第1のダミーメモリセルと、上記メモリセルの"0"状態と同一特性を有するトランジスタからなる第2のダミーメモリセルと、上記第1のダミーメモリセルに接続され、第1のダミーメモリセルのトランジスタの特性に応じて低レベルの参照電位が与えられる第1の参照線と、

上記第2のダミーメモリセルに接続され、第2 のダミーメモリセルのトランジスタの特性に応じ て高レベルの参照電位が与えられる第2の参照線 と、 検出すべきメモリセルにつながるデータ線と第 1.第2の参照線とを芸動入力として受けて、第 1.第2の参照線のうち上記データ線と電位が異なる方の参照線の電位に基づいて上記メモリセルの論理状態に応じた高低いずれかのレベルを出力する差動増幅回路を備えたことを特徴とするセンス増幅回路。

3. 発明の詳細な説明

<産業上の利用分野>

この発明は半導体メモリのセンス増<mark>報回路に関</mark>する。

<従来の技術>

従来、半導体メモリ、例えばマスクROMのセンス増幅回路としては第4図に示すようなものがある。このセンス増幅回路は、カレントミラー型 差動増幅回路10と、PMOSトランジスタQPを介して電源につながる参照線REFと、オン状態のNMOSトランジスタQngと、このNMOSトランジスタQngを介して参照線REFにつながるダミーピット線DBしと、このダミーピット線

DBLとグランドとの間に直列接続されたダミー メモリセルトランジスタQna,Qnaを備えている。 また、参照線REF側と対称にPMOSトランジ スタロッを介して電道につながるデータ館DLと、 コラム選択信号 Caelによりスイッチングされる NMOS トランジスタQn.と、このNMOS トラ ンジスタQu.を介してデータ線DLにつながるビッ **卜絵BLを備えている。ピット練BLとグランド** との間には複数のNMOSメモリセルトランジス タQ11(図中、しつのみ示す)が接続されている。 上紀カレントミラー型差動増幅回路10は、同一 特性を育し電源につながる一対のPMOSトラン ジスタQpa.Qpaと、同じく同一特性を有しこの Qps,Qp。にそれぞれ直列接続された一対のNM OSトランジスタQ#o.Q#vと、これらのトラン ジスタQne,Qarの接続点とグランドとの脳に接 統されたNMOSトランジスタQ頭からなってい る。NMOSトランジスタQna、Qnyのゲートは それぞれ参照線REF、データ線DLに接続され ている。上紀メモリセルトランジスタQmは、論

-3-

に対して、PMOSトランジスタQpiを介して電 派より流れ込む充電電流は、参照線REF側と同 様に、データ線の電位(以下、「データ線電位」と いう)Vd&が上昇すると破験13で示すように減 少する。データ練DLからグランドへ流出する放 電電流は、メモリセルトランジスタQmが 1 "状 態のとき、データ線電位 V deが上昇すると実験 1 1で示すように増加する。一方、メモリセルトラ ンジスタQatが"0"状態のとき、実験12で示す ようにデータ線電位Vdlの値に関わらずほとんど せ口となる。なお、ダミーメモリセルトランジス タQas,Qasの直列抵抗によって参展験REFの 放電電流14はデータ線DLの放電電流11の略 半分の値となっている。データ練電位Vdlは、充 電電液と放電電液とのパランスによって、メモリ セルトランジスタQn,が"1"状態のとき、破算し 3と実施11との交点Aで表わされる電位Va(< Vc)となる。逆に、メモリセルトランジスタQa. が"0"状態のときは、破線13と実線12との交 · 点Bで扱わされる電位Vb(>Vc)となる。そして、 理状態*1*すなわち低しきい値のとき、通常のエンハンスメントトランジスタと同様にゲートにワード線ΨLを達して電圧が印加されるとオンとなる一方、論理状態*0*すなわち高しきい値のとき、ほとんど電流を流さないオフ状態となる。NMOSダミーメモリセルトランジスタQnz、Qnzは、いずれも論理状態*1*のときのメモリセルトランジスタQnzと同一特性となっている。

・参照線RBFに対して、PMOSトランジスタ Qpsを介して電源(電位Vcc)より流れ込む充電電 液は、第3図中に破線13で示すように、参照線 REPの電位(以下、「参照電位」という)Vrefが 上昇するにつれて減少する。一方、参照線RBF からダミーメモリセルトランジスタQms、Qmsを 介してグランドへ流出する放電電流は、参照電位 Vrefが上昇すると同図中に一点鏡線14で示す ように増加する。したがって、参照電位Vrefは、 上に述べた充電電流と放電電流とのバランスによっ て定まり、破線13と一点鏡線14との交点Cで 表わされる電位Vcとなる。また、データ線DL

-4-

メモリセルトランジスタQniが"L"状態のとき、カレントミラー型差動増幅回路10は、NMOSトランジスタQni,Qniのゲートに、それぞれ参照電位Vref=Vc,データ線電位Vdf=Vaを受けて差動増幅し、この電位差に基づいて電位Vsaを高レベルにして出力する。メモリセルトランジスタQniが"0"状態のときは、上配NMOSトランジスタQni,Qniの分ゲートにそれぞれ参照電位Vref=Vc,データ線電位Vdf=Vbを受けて差動増幅し、電位Vsaを低レベルにして出力する。このようにしてメモリセルQniの強度状態を検出するようにしている。

<発明が解決しようとする課題>

ところで、上記メモリセルトランジスタQBLは、
*0*状態のとき第3図に実験12で示したデータ 繰DLの放電電洗がほとんどゼロになるように設 計されている。しかしながら、製造ばらっきによっ て無視できない大きさの放電電流が流れることが ある。すると、データ線電位VdLの値が低下して Vb以下となり、上記参照電位Vrofとの差が設計 値((Vb-Va)/2程度)よりも小さくなる。このため、上記従来のセンス増幅回路は、動作余裕が少なく安定性に欠けるという問題がある。極端な場合、メモリセルトランジスタQaiが*0*伏鰺であるにもかかわらずVd2<Vref(=Vc)となって誤動作することがある。

また、EPROMやEEPROMのセンス増幅 回路の場合も、メモリセルの書き換えに伴ってメ モリセルトランジスタの"O"状態の特性が劣化し て同様の問題を生じることがある。

そこで、この発明の目的は、製造ばらつきや書き換えに伴う特性劣化等によってメモリセルトランジスタの"0"状態の電流特性が劣化したとしても、製動作することなく安定にセンス増幅できるセンス増幅回路を提供することにある。

<課職を解決するための手段>

上配目的を達成するために、この発明のセンス 増幅回路は、トランジスタからなるメモリセルの 論理状態が"1"または"0"のいずれであるかを上 記トランジスタにつながるデータ線を介して検出

- 7 -

なる方の参照線の電位に基づいて動作する。例え ば、メモリセルトランジスタが"1"状態、したがっ てデータ線電位が低レベルのとき、高レベルの第 2の参風線の電位(第2の参照電位)を基準として、 この高レベルの第2の参照電位と低レベルのデー 夕祭電位との差を入力として差動増幅する。逆に、 メモリセルトランジスタが"0"状態、したがって データ練電位が高レベルのとき、低レベルの第1 の参照祭の電位(第1の参照電位)を基準として、 この低レベルの第1の参照電位と高レベルのデー タ韓電位との差を入力として差勤増幅する。この ように参照電位とデータ線電位との差は、データ 線電位が高低いずれのレベルであっても、上記高 レベルと低レベルとの差となっている。すなわち、 **差動増幅回路の入力の電位差は従来に比して設計** 上約2倍となっており、蒸動増稲回路の動作余裕 が増えている。

製造ばらつき等によって、メモリセルトランジスタが"0"状態のときにデータ級の放電電流が生じると、データ級電位が低下する。このとき、第

するセンス増幅回路であって、上記メモリセルの "し"状態と同一特性を有するトランジスタからな る第1のダミーメモリセルと、上紀メモリセルの "0"状態と同一特性を有するトランジスタからな る第2のダミーメモリセルと、上紀第1のダミー メモリセルに接続され、第1のダミーメモリセル のトランジスタの特性に応じて低レベルの参照電 位が与えられる第1の参照線と、上記第2のダミ ーメモリセルに接続され、第2のダミーメモリセ ルのトランジスタの特性に応じて高レベルの参照 電位が与えられる第2の参照線と、検出すべきメ モリセルにつながるデータ線と第1,第2の参照 線とを差動入力として受けて、第1.第2の参照 線のうち上記データ線と電位が異なる方の参照線 の電位に基づいて上記メモリセルの論理状態に応 じた高低いずれかのレベルを出力する差勤増幅回 路を備えたことを特徴としている。

<作用>

差動増幅回路は、低レベルの第1の参照線と高 レベルの第2の参照線のうちデータ線と電位が異

-8-

2のダミーメモリセルトランジスタがメモリセルトランジスタの"0"状態と同一特性を有しているので、第2の参照電位もデータ築電位と同じだけ低下する。したがって、第1の参照電位と第2の参照電位との差が減少し、上記差勤増幅回路の入力の電位差が減少する。しかしながら、上記第1.第2の参照電位の着は、従来に比して設計上約2倍となっているため、極幅な場合、この電位差が設計値の半分程度になったとしても、従来のセンス増幅回路の設計レベル並みであるから上記差動増幅回路は正常に動作する。したがって、従来に比してセンス増幅が安定に行われる。

<実施例>

以下、この発明のセンス増幅回路を図示の実施 例により詳細に説明する。なお、マスクROMの センス増幅回路について説明するものとする。

第1回に示すように、このセンス増幅回路は、 カレントミラー型差動増幅回路20と、PMOS トランジスタQpiを介して電源につながるデータ 線DLと、コラム選択信号Cselによりスイッチン グされるNMOSトランジスタQ れと、NMOS トランジスタQ**を介してデータ線DLにつなが るピット練BLを備えている。ビット練BLとグ ランドとの翻には複数のNMOSメモリセルトラ ンジスタQ&(図中、1つのみ示す)が接続されて いる。また、このセンス増幅回路は、PMOSトラ ンジスタQps, Qpsを介してそれぞれ確認につな がる第1の参照線REF1,第2の参照線REF1と、 オン状態のNMOSトランジスタQ Be.Q Beと、N MOSトランジスタQns.Qnsを介してそれぞれ 第1,第2の参照線REP。REP。につながる第1 のダミーピット繰DBLi第2のダミーピット線 DBL₁と、この第1.第2のダミーピット線DB L..DBL.とグランドとの間にそれぞれ接続さ れたダミーメモリセルトランジスタQnz,Qnaを 備えている。上記カレントミラー型装動増幅回路 20は、電流につながる一対のPMOSトランジ スタQp., Qp.と、このQp., Qp.にそれぞれ接続 された各一対のNMOSトランジスタQav.Qno; Qaa.Qnioと、これらQar,Qaa,Qaa.Qnioの接

-11-

流は、データ線電位 V de が上昇すると第2 図中に破線3で示すように減少する。データ線 D L からグランドへ流出する放電電流は、メモリセルトランジスタ Q m,が "1" 状態のとき、データ線電位 V de が上昇すると同図中に実験1で示すように増加する。逆に、メモリセルトランジスタ Q m,が "0" 状態のとき、実線2 で示すようにデータ線電位 V de の値に関わらずほとんどぜひとなる。したがって、データ線電位 V de は、上に述べた充電電流と放電 で、データ線電位 V de は、上に述べた充電電流と放電 で、データ線電位 V de は、大モリセルトランジスタ Q m,が "0" 状態のときは、破線3 と実線2 との交点B で表わされる電位 V b となる。電位 V b となる。

また、第1の参照線REPに第2の参照線RE Fiに対して、それぞれPMOSトランジスタQpi。 Qpiを介して電源から流れ込む充電電波は、データ線DL側と同様に、いずれも第2図中に破線3 で示すように、第1、第2の参照電位Vreft、Vre 観点とグランドとの間に接続されたNMOSトラ ンジスタQauからなっている。NMOSトラン ジスタQn,,Qn,,QnaおよびQnioは互いに同一 特性を有している。 Qnv.Qnaのゲートはともに データ解DLに接続される一方、Qiao、Qiaoのゲ ートはそれぞれ第1,第2の参照線REF,,RE Fェに接続されている。上記メモリセルトランジ スタQmは、論理状態"1"すなわち低しきい値の とき、通常のエンハンスメントトランジスタと同 様に、ゲートにワード線WLを通して電圧が印加 されるとオンとなる一方、論理状態*0*すなわち 高しきい値のとき、ほとんど電流を流さないオフ 状態となる。ダミーメモリセルトランジスタQnz. Qasは、それぞれメモリセルトランジスタ Qn,の "1"状態, "0"状態と同一特性となっている。ま たPMOSトランジスタQp1.Qp2.およびQp3は 互いに飼一特性を有しており、それぞれQn゚、Qn゚、 Qnoの負荷として動作する。

データ線DLに対して、PMOSトランジスタ Qpiを介して電源(電位Vcc)より流れ込む充電電

- 12-

fiが上昇するにつれて減少する。第1の参照線R EFiからダミーメモリセルトランジスタQniを 介してグランドへ流出する放電電流は、第1の参 照電位Vrefiが上昇すると実線Iで示すように増 加する…方、第2の参照線REFiからダミーメ モリセルトランジスタQniを介してグランドへ流 出する放電電流は、第2の参照電位Vrefiの値に 関わらずほとんどゼロとなる。したがって、第1. 第2の参照電位Vrefi、Vrefiは、光電電流、放電 電流のパランスによってそれぞれ点A、点Bで表 わされる鍵位Va、Vbとなる。

上記差動地幅回路20は、低レベルVaの第1の参照線REF」と高レベルVbの第2の参照線REF」と高レベルVbの第2の参照線REF」のうちデータ線DLと電位が異なる方の参照線の電位に基づいて動作する。例えば、メモリセルトランジスタQa、が"1"状態、したがってデータ線電位Vd2が低レベルVaのとき、第1の参照電位Vref、が低レベルVaであるから、まずトランジスタQa、Qa、を流れる電流が同一の大きさになる。ここで、第2の参照電位Vr

ef,は高レベルVbであるから、トランジスタQaio を流れる電流は上記Qnv,Qna,Qnaを流れる電流 よりも大きくなる。したがって、この差動増幅回 路20は、高レベルVbの第2の参照電位に基づ いて電位Vsaを低レベルにして出力する。逆に、 メモリセルトランジスタQ**が*0*状態、したがっ てデータ線電位Vdlが高レベルVbのときは、第 2の参照電位Vref.が高レベルVbであるから、 トランジスタQn,Qn。およびQn,eを流れる電液 が同一の大きさになる。ここで、第1の参照電位 V refiは低レベルVaであるから、トランジスタ Qnaを流れる電流は上記Qnv,Qna,Qnaoを流れ る環流よりも小さくなる。したがって、この差動 増幅回路20は、低レベルVaの第1の参照関位 に基づいて電位Vsaを高レベルにして出力する。 このように基準とした参照電位VreftまたはVre faとデータ線版位 V dQとの急は、データ線低位 V deが高低いずれのレベルであっても、上記高レベ ルVbと低レベルVaとの差となっている。この差 動地協回路の人力の電位差(Vb-Va)は、従来に

-15-

回路としたが、これに限られるものではなく、この発明は、EPROM、EEPROMなど、メモリセルが各1つのMOSトランジスタで構成された半導体メモリに広く適用することができる。

<発明の効果>

以上より明らかなように、この発明のセンス増幅回路は、上紀メモリセルの"1"状態と同一特性を有するトランジスタからなる第1のダミーメモリセルと、上記メモリセルの"0"状態と同一や性を有するトランジスタからなる第2のダミーメをはなる第2のダミーメをリセルに接続した。上紀第1のダミーメモリセルに接続の参照線と、上紀第2のダミーメモリセルに接続の参照線と、上紀第2の参照線ではか与えられながらなれる。第2の参照線とを整動入力として受けて、第1、第2の参照線の第位に基づいて受けて、第1、第2の参照線の第位に基づいて上

此して設計上約2倍となっており、したがって差 動増幅回路20の動作会裕が増えている。

製造ばらつき等によって、メモリセルトランジ スタQniが"O"状態のときに、データ級DLの放 電電流が生じると、データ線電位Vdlが低下して、 V b以下の値となる。このとき、ダミーメモリセ ルトランジスタ Q noがメモリセルトランジスタ Q aiの*0*状態と同一特性を有しているので、第2 の参照電位Vrefsもデータ線電位Vdgと同じだけ 低下する。したがって、第1の参照電位と第2の ・ 参照電位の差(Vrefg-Vrefg)が減少し、これに 伴って上記差動増幅回路20の入力電位差が減少 する。しかしながら、上記第1,第2の参照線電 ているため、半分程度になったとしても、従来の センス増幅回路の設計レベル並みであるから上記 **差動増幅回路20は正常に動作する。したがって、** 従来に比して安定にセンス増幅動作を行うことが できる.

なお、この実施例はマスクROMのセンス増幅

-16-

記メモリセルの論理状態に応じた高低いずれかの レベルを出力する差動増幅回路を備えているので、 マスクROM.EPROM.EEPROMなどの半 導体メモリにおいて、製造ばらつきや書き換えに 伴う特性劣化等によってメモリセルの"0"状態(高 しきい値)の電流特性が悪化したとしても、安定 にセンス増幅動作を行うことができる。

4. 図面の簡単な疑問

第1図はこの発明の一変動例のセンス増幅回路を示す回路図、第2図は上記センス増幅回路のデータ線と第1.第2の参照線の電流-電圧特性を示す図、第3図は従来のセンス増幅回路のデータ線と参照線の電流-電圧特性を示す図、第4図は従来のセンス増幅回路を示す回路図である。

20…カレントミラー型整動増幅回路、

BL…ピット載、

DBL:,DBしz…ダミーピット線、

D L …データ線、

Qai…メモリセルトランジスタ、


Qaz,Qoz…ダミーメモリセルトランジスタ、


Q Be, Q Be, Q Be, Q Dr, Q Be, Q Be, Q Bie, Q Di;
…NMOSトランジスタ、
Q Pi, Q Pa, Q Pa, Q Pe, Q Pe… P M O Sトランジスタ、
R E P ;…第1の参照線、
R E F ;…第2の参照線、
W L …ワード線。


特 許 出 顧 人 シャープ株式会社 代 理 人 弁理士 青 山 幕 ほか1名

- 19 --

第 1 図







This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Detects in the images include but are not limited to the items checked:	
☐ BLACK BORDERS	
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	•
☐ FADED TEXT OR DRAWING	
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING	
☐ SKEWED/SLANTED IMAGES	
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS	
☐ GRAY SCALE DOCUMENTS	
☐ LÎNES OR MARKS ON ORIGINAL DOCUMENT	
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY	
□ OTHER:	

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.